https://vlsiblogs.com/aggrss VLSI Blogs Agg RSS en-us VLSI Blogs Copyright 2026-04-07 22:51:16 2026-04-07 22:51:16 https://community.cadence.com/cadence_blogs_8/b/ctzcn/posts/cadence-palladium-z3-protium-x3-2025 在全球电子设计加速演进的浪潮中，Cadence 楷登电子再度以卓越的创新实力赢得行业瞩目。 由全球电子技术领域知名媒体集团 ASPENCORE 举办的全球电子成就奖颁奖典礼于 2025 年 11 月 25 日 在深圳盛大举行。 Cadence 旗下的 Palladium Z3 硬件仿真系统与 Proti um X3 FPGA 原型验证系 统荣膺 2025 全球电子成就奖 （World Electronics Achievement Awards, WEAA）之“年度 EDA/IP/软件产品”奖项。 这一荣誉，是对 Cadence 长期深耕验证领域、引领设计加速创新的高度肯定；更是以“ 智能系统设计（Intelligent System Design ™ ） ”战略，推动产业实现持续突破的又一里程碑。 验证加速的新时代正在到来 在 AI、汽车电子、数据中心与高性能计算全面崛起的时代，SoC 设计规模正不断攀升。面对数十亿门级设计与多系统协同开发的挑战，传统验证手段早已难以满足研发节奏。 Cadence 深刻洞察客户需求，推出了全新一代 Palladium Z3 与 Protium X3 系统——一套面向未来的验证与原型平台，让硬件与软件得以并行开发，让创新从此加速落地。 这对“动力双剑”系统不仅延续了 Cadence 在硬件仿真和原型验证领域的技术积淀，更以全新架构定义了验证效率的新标准： 容量提升超 2 倍，支持从 1600 万门到 480 亿门的设计规模； 速度提升约 1.5 倍，实现更快的编译、更短的部署、更高的吞吐； 一体化迁移架构，可在仿真与原型间无缝切换； 模块化设计，灵活扩展以满足不同团队的并行验证需求。 它们的出现，标志着从“功能验证”迈向“系统级加速”的新阶段。 双平台协同：从仿真到原型，一脉贯通 Palladium Z3 与Protium X3 的协同，是 Cadence 技术哲学的最好体现——通过统一架构，实现从硬件仿真到软件验证的自然衔接。 在设计早期，工程师可借助 Palladium Z3 进行全系统功能验证，提前发现潜在设计问题；而在系统逐步完善后，可直接迁移至 Protium X3，用于软件调试与性能验证，实现“硬件未出片，软件先起跑”。 两套系统共享一致的编译前端与接口环境，支持虚拟接口与物理接口的自由切换，让设计、验证、软件开发三大环节形成真正的闭环协作。 新一代 Palladium Z3 与 Protium X3 系统在架构与功能上实现多重突破，它们不仅是验证工具，更是智能化的加速平台。 Palladium Z3 集成了多款面向特定领域的应用，包括行业首创 4 态硬件仿真，还原真实硅片行为；实数建模（RNM）支持混合信号验证；动态功耗分析（DPA）实现系统级低功耗优化。 采用 NVIDIA BlueField DPU 与 Quantum InfiniBand 技术，实现虚拟接口与物理接口的自由切换，在多系统协作场景下保持一致性与高吞吐。支持分布式编译与快速增量调试，工程师可在一天内完成多轮设计迭代，让复杂设计验证更加灵活与高效。 凭借这些技术创新，Palladium Z3 与 Protium X3 不仅提升了验证速度，更帮助客户构建真正的“数字孪生”设计环境——在虚拟世界中预见现实成果。 正因如此，从数据中心到汽车电子，从 AI 计算到移动终端，Cadence 的硬件加速平台正成为全球创新企业的信赖之选。Palladium Z3 与 Protium X3 系统自推出以来，已被全球众多领先企业采用。包括 AMD、Arm、NVIDIA 在内的合作伙伴，都在其开发流程中深度集成了 Cadence 的验证解决方案。 以智能系统设计战略，开启验证新纪元 Palladium Z3 与 Protium X3 不仅是验证平台的革新，更是 Cadence 智能系统设计战略的重要组成部分。通过软硬件协同、AI 驱动分析和系统级集成，Cadence 正帮助客户实现从“创意到实现（From Idea to Silicon and Beyond）”的全面提速。 此次荣膺 2025 全球电子成就奖，不仅是对 Palladium Z3 与 Protium X3 技术突破的权威认可，更是对楷登电子长期坚持创新、深耕客户价值的肯定。这份荣誉属于每一位信任我们的客户，属于每一位在创新道路上携手同行的伙伴。 在未来的征程中，Cadence 将继续携手全球合作伙伴，以先进的 EDA 技术和硬件加速平台，驱动智能系统设计的持续进化，为电子产业的发展注入不竭动力。 cadence Wed, 18 Mar 2026 16:59:00 GMT https://community.cadence.com/cadence_blogs_8/b/ctzcn/posts/cadence-palladium-z3-protium-x3-2025 https://community.cadence.com/cadence_blogs_8/b/ctzcn/posts/tensilica-vision-dsp 近日，楷登电子Cadence与边缘 SoC 领军企业爱芯元智共同宣布，爱芯元智在其最新的 AX8850N 平台上集成了 Cadence ® Tensilica ® Vision 230 DSP，以共同推动人形机器人、智慧城市与边缘应用的发展。此举标志着双方合作的一个重要里程碑，致力于为下一代智能设备提供高性能、低功耗的解决方案。 AX8850N 是爱芯元智专为人形机器人、智能摄像头、工业自动化等边缘应用打造的旗舰级 SoC。AX8850N SoC 集成了爱芯元智自主研发的72 TOPs NPU，以及两颗 Tensilica Vision 230 DSP。作为子系统的一部分，Vision 230 DSP 协助执行预处理与后处理任务，并执行无法映射到 NPU 的操作，作为协处理器，充当稳健的备用方案。此外，与前代 Vision DSP 相比，Vision 230 DSP 在架构层面显著增强，性能提升超过两倍，同时具备更高的可扩展性和定制化能力。 爱芯元智联合创始人兼副总裁刘建伟表示：“我们非常高兴与 Cadence Tensilica 携手，为客户带来前沿技术。Tensilica Vision 230 DSP 在我们的 AX8850N 平台上发挥着重要作用，在性能与效率方面带来了进一步的提升。此外，Vision 230 DSP 针对 SLAM 应用的增强支持与优化库，大大改善了人形机器人和自动驾驶车辆的导航性能，使 AX8850N 成为这类应用的理想平台。” Cadence 芯片解决方案事业部 Tensilica DSP 产品管理和营销总监 Amol Borkar 表示：“我们与爱芯元智的合作展现了先进的 Tensilica DSP 技术在新一代机器人和物联网 SoC 中的价值。Vision 230 DSP 凭借其高效架构，在深度学习和机器学习应用部署的关键环节，即预处理与后处理阶段，兼顾了高性能与低功耗。此外，Vision DSP 成熟的软件库可以加速算法移植，缩短产品上市周期，还可以保证现有代码的向后兼容。” 在近期举行的 2025 年嵌入式视觉峰会上，Cadence 展示了完全基于 Vision 230 DSP 运行的 SWIN Transformer。该演示在搭载 AX8850N SoC 的 Sipeed MaixBox M4N（爱芯派 Pro）开发板（ 链接 ）上实现。SWIN Transformer 是新一代深度学习任务的通用“核心架构”，此次演示充分彰显了 AX8850N 与 Vision DSP 在应对市场前沿趋势方面的能力。Tensilica DSP 也支持 Tensilica 指令扩展（TIE）语言，使供应商能够在处理器流水线中添加新指令，实现处理器的定制化。过去十年中，Cadence Tensilica Vision DSP 已广泛应用于移动设备、自动驾驶汽车、智能家居、工业物联网乃至人形机器人等多个领域，并取得了卓越成果。除 Vision DSP 外，Tensilica 产品系列还包括 HiFi DSP、LX 控制器及 NX 控制器，它们分别在语音/音频与微控制器领域展现了出色的性能。 cadence Wed, 18 Mar 2026 16:30:00 GMT https://community.cadence.com/cadence_blogs_8/b/ctzcn/posts/tensilica-vision-dsp https://community.cadence.com/cadence_blogs_8/b/ctzcn/posts/cadence-conformal-ai-studio-ai-soc Cadence 以 Conformal AI Studio 结合强化学习与分布式架构，全面升级 LEC、低功耗验证和 ECO，在 AI 设计时代开创新范式。 随着人工智能（AI）浪潮席卷半导体设计，验证技术正处于关键转折点。由 ASPENCORE 出版集团旗下《EE Times》与《EDN》联合主办的 EE Awards Asia，今年迎来第五届，持续表彰亚洲工程技术社群在电子设计与创新上的杰出贡献。 Cadence Conformal AI Studio 在本届 EE Awards Asia 上荣获“年度最佳 EDA 产品奖” ，这不仅体现了业界的高度肯定，更彰显了其在应对 SoC 设计复杂度不断攀升中的核心价值。 Cadence 研发副总裁李卓（Zhuo Li）日前接受《EE Times Asia》专访 ，分享 Cadence 最新平台如何引入新一代 AI 技术，全面升级逻辑等效检查（LEC）、低功耗签核（low power signoff）与工程变更指令（ECO）流程，为 SoC 验证开创新范式。 复杂度交织下的 “完美风暴” Cadence 研发副总裁李卓（Zhuo Li）在接受《EE Times Asia》专访时指出，过去十年 SoC 复杂度急剧攀升，传统验证方法已难以应对。他总结了三大结构性挑战：设计规模与电源域爆炸式增长、LEC 搜索空间指数扩张，以及 ECO 数量与频率显著提升，共同形成验证流程的“完美风暴”。 李卓强调，如今 SoC 电源域已从十余年前的个位数扩展至数十甚至上百个，设计规模更因激进的 PPA 目标与先进数据路径合成膨胀近百倍，部分 SoC 中数据路径逻辑占比已高达 70%。在此背景下，传统布尔引擎逐渐力不从心，而 ECO 已占整体设计周期 5–20%，对自动化与补丁优化提出更高要求。 李卓直言 ：“这正是 Cadence 推出全新 Conformal AI Studio 的根本原因，目标是从底层架构出发，解决传统等效验证的关键瓶颈。” Conformal AI Studio： 三大核心引擎重塑 IC 验证 面对验证复杂度的全面升级，Cadence 从系统层级重新思考验证架构，其核心策略建立在三大高度整合、相互呼应的 AI 引擎之上。 1 Conformal AI LEC — 分布式、AI 加速的逻辑等效验证 全新 LEC 引擎采用分布式架构与增强型数据路径推理，并引入强化学习，在庞大解空间中自动探索最佳路径，解决过去需专家手动调校的复杂案例。同时率先支持时序优化（sequential optimization），包括时序时钟门控与时序重置技术，使其成为首个可在 SoC 尺度下完整验证新一代 PPA 优化成果的平台。 2 Conformal AI Low Power — 扁平化、多线程、可扩展 在低功耗验证领域，Conformal AI Low Power 推出业界首个完全分布式引擎，可在十亿级门规模设计上进行扁平化分析，避免局部遗漏风险。结合数据驱动诊断，大幅加速根因分析。 3 Conformal AI ECO — 补丁缩减高达百倍 在 ECO 实作方面，Cadence 引入三项创新：RTL 层级差异比对、引擎内布尔合成优化，以及基于强化学习的补丁优化机制。三者结合使补丁大小平均缩减 10 倍，最高可达 100 倍，确保在严苛进度压力下，仍能实现可实施的 ECO。 全新验证典范 Cadence 研发副总裁李卓（Zhuo Li）指出， Conformal AI 已彻底突破传统「单次执行」的验证模式 。每次验证结果都会回馈至共享数据平台，支持趋势分析、HTML 仪表板呈现及持续自我调适的学习机制，从而不断优化整体模型表现。他强调，这是我们首个真正导入历史数据平台的产品，随着设计演进，机器学习模型也同步成长，为工程师带来显著且可量化的生产力提升。 从产业角度来看，AI 已成为 EDA 市场增长的关键引擎。根据 MarketsandMarkets 预测，全球 EDA 市场将从 2024 年的 115 亿美元增长至 2030 年的 183 亿美元，主要动能来自 AI 在设计流程的应用以及 SoC 复杂度的持续攀升。在此趋势下，半导体企业愈发依赖 AI 技术，以弥合工程资源与设计需求之间不断扩大的差距。 李卓强调，AI 并非取代人类专长，而是推动生产力跃升的关键催化剂。他指出，目前已有超过一半的半导体设计在某种形式上导入AI，从强化学习驱动的优化流程到到新兴的大型语言模型（LLM）驱动工作流智能代理， Cadence 将 AI 视为自动化引擎，也是帮助设计者聚焦系统架构与高阶决策的重要伙伴。 下一步发展 自 Conformal AI Studio 推出以来，市场与客户关注度迅速升温。Cadence 一方面持续精进核心引擎，另一方面积极布局下一波技术浪潮——用于辅助等效验证的 Agentic AI。李卓透露，内部已有多项研发项目推进，包括 LLM 驱动的智能代理，可为 Conformal 流程提供智能问答、自动化工作流指导，以及智能错误解析与调试辅助，并已取得令人振奋的初步成果。 生态协作： 成功的关键 李卓将 Conformal AI Studio 的成功归功于 Cadence 背后完整的生态合作，包括设计团队、晶圆代工伙伴与客户的紧密协作。他直言，在高度复杂的 SoC 环境下，没有任何 EDA 工具能单打独斗，唯有产业生态的深度合作才能打造真正成功的解决方案。 随着 Cadence 持续迈向全面 AI 化的设计未来，Conformal AI Studio 已不仅是一款产品，更是重要的里程碑。在 EE Awards Asia 2025 获得高度肯定的同时，它也宣告： 为兆级晶体管系统时代而生的新一代验证技术，已正式登场 。 cadence Wed, 18 Mar 2026 15:59:00 GMT https://community.cadence.com/cadence_blogs_8/b/ctzcn/posts/cadence-conformal-ai-studio-ai-soc https://community.cadence.com/cadence_blogs_8/b/cic/posts/unifying-electronic-and-photonic-circuit-simulation The Need For Photonics The proliferation of artificial intelligence, the rollout of faster mobile networks, and the corresponding demand for vast data storage all require unprecedented processing power and data transfer capacity. To meet these bandwidth requirements, designers are pushing hardware to its absolute limits. However, electrical-only solutions are hitting a physical wall. Power consumption and heat generation pose critical constraints on system performance and operating costs, and the industry needs innovative ways to move data faster without exceeding power budgets. Photonic integrated circuits (PICs) provide a path forward. By using photons with electrons, PICs offer high-bandwidth, high-energy efficiency, and low cost by leveraging CMOS-compatible manufacturing processes. Designing these complex systems, however, requires advanced tools that can handle both the electrical integrated circuits (EICs) and PICs without creating bottlenecks in your workflow. Merging Two Worlds into One Engine Spectre Photonics extends the trusted Spectre Simulation platform into photonic circuit simulation. It directly addresses the increasing complexity of electronic-photonic co-design by merging electrical and photonic simulation into a single, cohesive engine. Key Features of Spectre Photonics By integrating photonic capabilities into the simulator, Spectre Photonics delivers a consistent simulation experience. Key advantages include: Versatile and Combined Circuit Simulation: You can simulate EICs or PICs alone or the combined EIC and PIC simultaneously. This single-engine approach ensures accurate results and reveals how different components interact across domains in real-world conditions. Proven Scalability and Performance: Because it builds on the existing Spectre Simulation platform, Spectre Photonics leverages the exact same performance, speed, and massive scalability that engineers already trust for complex electrical designs. Seamless Virtuoso Studio Integration: Spectre Photonics integrates tightly with the Virtuoso Studio environment. You can design, simulate, and analyze your photonic circuits using the exact same interfaces and workflows you use for standard IC design, drastically reducing the learning curve. Open Modeling Framework: The solution is based on open modeling frameworks such as Verilog-A and S-parameters. This gives you the flexibility to create custom models, adapt to specific foundry processes, and tailor the simulation to your exact project requirements. Advancing the Cadence Photonics Solution Spectre Photonics is a vital part of the full Cadence photonics solution. It empowers engineering teams to bring high-bandwidth, energy-efficient optical interconnects to market faster. Ready to streamline your electronic-photonic IC design? Explore the full capabilities of the Spectre Photonics Option and discover how unified simulation can accelerate your next major project. cadence Tue, 17 Mar 2026 17:00:00 GMT https://community.cadence.com/cadence_blogs_8/b/cic/posts/unifying-electronic-and-photonic-circuit-simulation https://www.synopsys.com/blogs/chip-design/parasitic-extraction-high-speed-chip-design.html Learn how the Synopsys ParagonX integrated circuit design analysis and debugging tool takes the guesswork out of interconnect parasitics.The post How Parasitic Extraction Can Make or Break Your High-speed Chip Design appeared first on Chip Design. synopsys Mon, 6 Apr 2026 07:00:00 +0000 https://www.synopsys.com/blogs/chip-design/parasitic-extraction-high-speed-chip-design.html https://www.synopsys.com/blogs/chip-design/volvo-cars-automotive-digital-twin.html Learn how Volvo Cars uses cloud-based electronics digital twins to validate vehicle software earlier, reduce risk, and accelerate automotive innovation.The post Volvo Cars’ Digital Twin Advantage appeared first on Chip Design. synopsys Thu, 2 Apr 2026 07:00:00 +0000 https://www.synopsys.com/blogs/chip-design/volvo-cars-automotive-digital-twin.html https://www.synopsys.com/blogs/chip-design/difference-between-mom-mim-mos-capacitor.html For a successful integrated circuit design, it’s critical to model MOM, MIM and MOS capacitors with high accuracy using advanced simulation software.The post The Difference Between MOM, MIM, and MOS Capacitors appeared first on Chip Design. synopsys Thu, 2 Apr 2026 07:00:00 +0000 https://www.synopsys.com/blogs/chip-design/difference-between-mom-mim-mos-capacitor.html https://www.synopsys.com/blogs/chip-design/understanding-iso-26262-semiconductors.html Learn how chip manufacturers can use multiphysics simulations to ensure that semiconductors meet the functional safety requirements outlined in ISO 26262.The post Understanding ISO 26262 for Semiconductors: A Guide for the Automotive Industry appeared first on Chip Design. synopsys Mon, 30 Mar 2026 07:00:00 +0000 https://www.synopsys.com/blogs/chip-design/understanding-iso-26262-semiconductors.html